| Modulbezeichnung: Rechnergestützter Schaltungsentwurf |
| Studiengang: Elektrotechnik, Bachelor, ASPO 01.10.2012 |
| Code: E1520 |
| SAP-Submodul-Nr.: P211-0191 |
| SWS/Lehrform: 4V+1U (5 Semesterwochenstunden) |
| ECTS-Punkte: 6 |
| Studiensemester: 5 |
| Pflichtfach: ja |
| Arbeitssprache: Deutsch |
| Prüfungsart: Klausur [letzte Änderung 10.02.2013] |
| Verwendbarkeit / Zuordnung zum Curriculum: E1520 (P211-0191) Elektrotechnik, Bachelor, ASPO 01.10.2012, 5. Semester, Pflichtfach |
| Arbeitsaufwand: Die Präsenzzeit dieses Moduls umfasst bei 15 Semesterwochen 75 Veranstaltungsstunden (= 56.25 Zeitstunden). Der Gesamtumfang des Moduls beträgt bei 6 Creditpoints 180 Stunden (30 Std/ECTS). Daher stehen für die Vor- und Nachbereitung der Veranstaltung zusammen mit der Prüfungsvorbereitung 123.75 Stunden zur Verfügung. |
| Empfohlene Voraussetzungen (Module): E1105 Digitaltechnik E1303 Elektronik I E1402 Elektronik II [letzte Änderung 05.05.2013] |
| Als Vorkenntnis empfohlen für Module: E1616 Integrationsgerechte Schaltungstechniken [letzte Änderung 05.05.2013] |
| Modulverantwortung: Prof. Dr. Xiaoying Wang |
| Dozent: Prof. Dr. Volker Schmitt [letzte Änderung 05.05.2013] |
| Lernziele: Die Studierenden sind in der Lage, die vielfältigen Möglichkeiten zur Simulation von Schaltungen auf Bauelementebene mittels der integrierten Entwurfsumgebung PSPICE für Schaltungsanalyse und - entwurf zu nutzen. Sie kennen darüberhinaus Eingriffsmöglichkeiten, um die Werkzeuge von PSPICE an eigene spezielle Erfordernisse anzupassen. Die Studierenden wissen die Kenntnisse über die Hardware-Beschreibungssprache VHDL zu nutzen, um unter Zuhilfenahme eines entsprechenden Simulationswerkzeuges - Modelsim - eigenständig digitale Schaltungen und Systeme zu entwerfen und zu testen. [letzte Änderung 05.05.2013] |
| Inhalt: - Allgemeines zum System- und Schaltungsentwurf, Pflichtenheft, Spezifikation, Entwurfsebenen und Darstellungsarten, Bottom-Up Methode, Top-Down Methode, - Einführung in die integrierten Entwurfsumgebung PSPICE, Schaltplaneditor, grafische Ergebnisdarstellung, Stimuluseditor, Parameterextraktor, Dateitypen, Netzliste, Analysearten, - analoge Netzwerkelemente, Modelle, Unterschaltkreise, analoge Verhaltensbeschreibung, Makromodellierung, - Simulatoranweisungen, Simulatoreinstellungen, - digitale Schaltungselemente, digitale Verhaltensbeschreibung, - Simulation gemischt digital analoger Schaltungen, Schnittstellen zwischen analogen und digitalen Schaltungsteilen - Einführung in die Hardware-Beschreibungssprache VHDL - Eingabemöglichkeiten: Texteditor, Schaltplaneditor, Ergebnisdarstellung, - Beschreibung digitaler Komponenten Systeme mit VHDL, Aufbau von VHDL-Modellen, Grundstrukturen, Eigenschaften, - Sprachelemente, Deklarationen, Objektklassen, Entity, Architecture, Process, Procedure, Function, Package, Block, - nebenläufige und sequenzielle Anweisungen, Code-Abarbeitung, Zeitmodelle, Bibliotheken, - strukturierte Entwürfe, Hierarchie, Synthese, - Übungen zum Umgang mit den Simulationswerkzeugen PSPICE und Modelsim [letzte Änderung 05.05.2013] |
| Weitere Lehrmethoden und Medien: Overhead-Folien, Kopiervorlagen der Folien, PC, Beamer [letzte Änderung 14.04.2013] |
| Literatur: Bäsig, Jürgen: Entwicklung digitaler Systeme mit VHDL, Georg-Simon-Ohm-Fachhochschule, Nürnberg, 1999, ISBN 3-00-005081-7 Bhasker, J.: Die VHDL-Syntax, Prentice Hall, ISBN 3-8272-9528-9 Heinemann, R.: PSPICE, Hanser, 2007, ISBN 3-446-21656-1 Hertwig, A.; Brück, R.: Entwurf digitaler Systeme, Hanser, ISBN 3-446-21406-2 Lehmann; Wunder; Selz: Schaltungsdesign mit VHDL, Franzis, 1994 Leibner, P.: Rechnergestützter Schaltungsentwurf, Krehl, Münster, 1996 Leibner, P.: Rechnergestützter Schaltungsentwurf, Krehl, Münster, 1996 PSPICE A/D & Basics+ User´s Guide PSPICE A/D Reference Manual PSPICE Schematics User´s Guide Reichardt, J.; Schwarz, B.: VHDL-Synthese, Oldenbourg, ISBN 3-486-25128-7 Siemers, Chr.: Hardwaremodellierung, Hanser, ISBN 3-446-21361-9 Ten Hagen, K.: Abstrakte Modellierung digitaler Schaltungen, Springer, ISBN 3-540-59143-5 [letzte Änderung 14.04.2013] |
[Wed Jul 6 06:32:49 CEST 2022, CKEY=ersa, BKEY=e2, CID=E1520, LANGUAGE=de, DATE=06.07.2022]