htw saar Piktogramm
Zurück zur Hauptseite

Version des Moduls auswählen:
XML-Code

Implementierung realzeitfähiger Signalverarbeitungssysteme

Modulbezeichnung: Implementierung realzeitfähiger Signalverarbeitungssysteme
Studiengang: Elektro- und Informationstechnik, Master, ASPO 01.04.2019
Code: E2925
SWS/Lehrform: 2PA+2S (4 Semesterwochenstunden)
ECTS-Punkte: 5
Studiensemester: 2
Pflichtfach: nein
Arbeitssprache:
Deutsch
Prüfungsart:
Seminarvortrag (50%), Ausarbeitung (50%)

[letzte Änderung 31.03.2019]
Zuordnung zum Curriculum:
E2925 Elektro- und Informationstechnik, Master, ASPO 01.04.2019, 2. Semester, Wahlpflichtfach, technisch
Arbeitsaufwand:
Die Präsenzzeit dieses Moduls umfasst bei 15 Semesterwochen 60 Veranstaltungsstunden (= 45 Zeitstunden). Der Gesamtumfang des Moduls beträgt bei 5 Creditpoints 150 Stunden (30 Std/ECTS). Daher stehen für die Vor- und Nachbereitung der Veranstaltung zusammen mit der Prüfungsvorbereitung 105 Stunden zur Verfügung.
Empfohlene Voraussetzungen (Module):
Keine.
Als Vorkenntnis empfohlen für Module:
Modulverantwortung:
Prof. Dr. Martin Buchholz
Dozent: Prof. Dr. Martin Buchholz

[letzte Änderung 10.09.2018]
Lernziele:
Nach erfolgreichem Abschluss dieses Moduls
-         Ist der Studierende in der Lage eigenständig komplexe Algorithmen der Bild- und Signalverarbeitung in programmierbare Hardware (FPGA) zu implementieren und somit eine Echtzeit Abarbeitung der Algorithmen zu garantieren.
-         Der Studierende kennt den Design Flow der FPGA Implementierung, er erzeugt RTL Code (VHDL oder Verilog),  synthetisiert diesen und platziert  mittels geeigneter EDA Tools die entstandene Gatterliste in einem FPGA und verdrahtet sie (Place & Route).
- Er weiß mit den in der Industrie eingesetzten Entwicklungswerkzeugen umzugehen, da er mit der verfügbaren neuesten Hardware und Software eines FPGA Herstellers ein eigenes Projekt umsetzt.
-         Der Studierende kann die erfolgreiche Implementierung der Algorithmen messtechnisch verifizieren, in regelmäßig stattfindenden Seminarsitzungen vorstellen, erläutern  und dokumentieren.
Der Studierende lernt  aus einem digitalisierten Bild Objektmerkmale zu extrahieren, um Objekte erkennen zu können

[letzte Änderung 15.04.2019]
Inhalt:
1. Einführung in programmierbare Hardware (FPGA)
2. Rechnergestützte Echtzeit-Realisierung programmierbarer Hardware
3. Entwicklungs-Prozess mit EDA Tools:
- RTL Generierung
- Synthese
- Place & Route
- Timing Analyse
- Debugging
4. Grundlagen der Bildverarbeitung
5. Bildaufnahme und aufbereitung
6. Merkmalsextraktion
7. Bildanalyse
8. Realisierung eines ausgewählten Algorithmus
9. Test der Implementierung
10. Dokumentatio

[letzte Änderung 15.04.2019]
Lehrmethoden/Medien:
Skript, Beamer, EDA Simulations-Tools, Laborarbeit mit vorhandenen FPGA Entwicklungsboards

[letzte Änderung 31.03.2019]
Literatur:
Gonzalez, Rafael C.; Woods, Richard E.: Digital Image Processing, Pearson, (akt. Aufl.)
Jähne, Bernd: Digitale Bildverarbeitung, Springer, 2006
Velten, Jörg: Hardwareoptimierte Verfahren für realzeitfähige Bilderkennungssysteme, Der Andere Verlag, 2003, ISBN 978-3899590487
Wolf, Wayne: FPGA Based System Design, Prentice Hall, (akt. Aufl.)

[letzte Änderung 15.04.2019]
[Sun Jul 25 05:21:43 CEST 2021, CKEY=emE2925, BKEY=eim, CID=E2925, LANGUAGE=de, DATE=25.07.2021]