htw saar
Zurück zur Hauptseite

Version des Moduls auswählen:

Implementierung realzeitfähiger Bilderkennungssysteme

Modulbezeichnung: Implementierung realzeitfähiger Bilderkennungssysteme
Studiengang: Elektrotechnik, Master, ASPO 01.10.2005
Code: E811
SWS/Lehrform: 2V+2PA (4 Semesterwochenstunden)
ECTS-Punkte: 5
Studiensemester: laut Wahlpflichtliste
Pflichtfach: nein
Arbeitssprache:
Deutsch
Prüfungsart:
Projektarbeit
Zuordnung zum Curriculum:
E811 Elektrotechnik, Master, ASPO 01.10.2005, Wahlpflichtfach
Arbeitsaufwand:
Die Präsenzzeit dieses Moduls umfasst bei 15 Semesterwochen 60 Veranstaltungsstunden (= 45 Zeitstunden). Der Gesamtumfang des Moduls beträgt bei 5 Creditpoints 150 Stunden (30 Std/ECTS). Daher stehen für die Vor- und Nachbereitung der Veranstaltung zusammen mit der Prüfungsvorbereitung 105 Stunden zur Verfügung.
Empfohlene Voraussetzungen (Module):
Keine.
Als Vorkenntnis empfohlen für Module:
Modulverantwortung:
Prof. Dr. Martin Buchholz
Dozent:
Prof. Dr. Martin Buchholz


[letzte Änderung 14.04.2013]
Lernziele:
Nach erfolgreichem Abschluss dieses Moduls kann der Studierende eigenständig komplexe Algorithmen der Bild- und Videoverarbeitung in programmierbare Hardware implementieren und somit für eine Echtzeit Abarbeitung der Algorithmen garantieren.
Der Studierende kennt den Design Flow der FPGA Implementierung, kann RTL Code erzeugen, diesen synthetisieren und anschließend mittels geeigneter EDA Tools die entstandene Gatterliste in einem FPGA platzieren und verdrahten (Place & Route).
Er weiß mit den in der Industrie eingesetzten Entwicklungswerkzeugen umzugehen, da er mit der durch einen University Kontrakt verfügbaren neuesten Hardware und Software des bedeutendsten FPGA Herstellers arbeitet.
Der Studierende kann die erfolgreiche Implementierung der Algorithmen messtechnisch verifizieren, demonstrieren und dokumentieren.
Der Studierende weiß wie aus einem digitalisierten Bild Objektmerkmale extrahiert werden können, um Objekte erkennen zu können.

[letzte Änderung 14.04.2013]
Inhalt:
1. Einführung in programmierbare Hardware (FPGA)
2. Rechnergestütze Echtzeit-Realisierung programmierbarer Hardware
3. Entwicklungs-Prozess mit EDA Tools:
- RTL Generierung
- Synthese
- Place&Route
- Timing Analyse
- Debugging
4. Grundlagen der Bildverarbeitung
5. Bildaufnahme und –aufbereitung
6. Merkmalsextraktion
7. Bildanalyse
8. Realisierung eines ausgewählten Algorithmus
9. Test der Implementierung
10. Dokumentation

[letzte Änderung 14.04.2013]
Lehrmethoden/Medien:
Skript, Beamer, EDA Simulations-Tools, Laborarbeit

[letzte Änderung 14.04.2013]
Literatur:
Wolf, W.: FPGA Based System Design
Jähne, Bernd: Digitale Bildverarbeitung
Gonzalez; Woods; Eddins: Digital Image Processing
Velten, Jörg.: Hardwareoptimierte Verfahren für realzeitfähige Bildererkennungssysteme, Beiträge zur Informationstechnolgie 1

[letzte Änderung 14.04.2013]
[Fri Jun  5 06:08:45 CEST 2020, CKEY=eirb, BKEY=em, CID=E811, LANGUAGE=de, DATE=05.06.2020]