<?xml version="1.0" encoding="ISO-8859-1" standalone="yes" ?>
<document>
<title>Testverfahren</title>
<cid>E933</cid>
<bkey>em</bkey>
<ctypes>
<hours>2</hours>
<type>V</type>
</ctypes>
<cp>2</cp>
<semester>9</semester>
<mandatory>nein</mandatory>
<language>Deutsch</language>
<exam>Klausur</exam>
<curriculum>
<curriculum_entry>
<cid>E933</cid>
<branch>Elektrotechnik</branch>
<semester>9</semester>
<mandatory_tag>Wahlpflichtfach</mandatory_tag>
</curriculum_entry>
</curriculum>
<workload>
Die Präsenzzeit dieses Moduls umfasst bei 15 Semesterwochen 30 Veranstaltungsstunden (= 22.5 Zeitstunden). Der Gesamtaufwand des Moduls beträgt bei 2 Creditpoints 60 Stunden (30 Stunden/ECTS Punkt). Daher stehen für die Vor- und Nachbereitung der Veranstaltung zusammen mit der Prüfungsvorbereitung 37.5 Stunden zur Verfügung.
</workload>
<prerequisites>
</prerequisites>
<prerequisitesfor>
</prerequisitesfor>
<convenor>Prof. Dr. Volker Schmitt</convenor>
<convenor-person-key>vsc</convenor-person-key>
<lecturers>
<lecturer>Prof. Dr. Volker Schmitt</lecturer>
<lecturer-person-key>vsc</lecturer-person-key>
</lecturers>
<objectives>Die Studierenden erkennen die Problematik und die Notwendigkeit des Testens in elektronischen Schaltungen. Mit den Kenntnissen über die gängigen Testverfahren besitzen sie das Rüstzeug, um testfreundliche Entwürfe sicher zu stellen, über den Einsatz bestimmter Testverfahren zu entscheiden und sich weitere spezielle Gebiete der Testproblematik zu erschließen.</objectives>
<content>- Einleitung,  Verifikation, Validierung, Identifikation,
- Fehlermodelle, Haftfehler, Fehleräquivalenz, Fehlerdominanz,
- Testmusterberechnung, boolesche Differenz, Pfadsensibilisierung, D-Algorithmus,
- Fehlersimulation,  Methoden, Testbarkeitsanalyse, Steuerbarkeit,  
  Beobachtbarkeit, statistische Verfahren, Schätzverfahren, 
- testfreundlicher Entwurf (design for testability),
- Unterbrechungsfehler, Verzögerungsfehler, Reed-Muller-Form, Prüfbus, Selbsttest
  integrierter Schaltungen, 
- Testmustergenerator, Zähler, linear und nichtlinear rückgekoppelte  
  Schieberegister, Testdatenkompression, Signaturanalyse, 
- Boundary-scan Testverfahren</content>
<media>Folien, Kopiervorlagen der Folien</media>
<literature>DAEHN, W.: Testverfahren in der Mikroelektronik; Springer, 1997
AUER, A.; KIMMELMANN, R.: Schaltungstest mit Boundary-Scan; Hüthig, 1996
Einführung in das Boundary-Scan Testverfahren; Hewlett Packard
HP Boundary-Scan Tutorial and BSDL Reference Guide; Hewlett Packard
The ABCs of Boundary-Scan Test; Philips</literature>
<offered>
</offered>
<moduldb-query>Tue Aug 18 04:52:40 CEST 2026, CKEY=eta, BKEY=em, CID=[?], LANGUAGE=de, DATE=18.08.2026</moduldb-query>
</document>
