htw saar
Zurück zur Hauptseite

Version des Moduls auswählen:

flag

Rechnerarchitektur

Modulbezeichnung: Rechnerarchitektur
Modulbezeichnung (engl.): Computer Architecture
Studiengang: Kommunikationsinformatik, Bachelor, ASPO 01.10.2017
Code: KIB-RA
SWS/Lehrform: 4V+1P (5 Semesterwochenstunden)
ECTS-Punkte: 5
Studiensemester: 3
Pflichtfach: ja
Arbeitssprache:
Deutsch
Prüfungsart:
Zuordnung zum Curriculum:
KIB-RA Kommunikationsinformatik, Bachelor, ASPO 01.10.2017, 3. Semester, Pflichtfach
Arbeitsaufwand:
Die Präsenzzeit dieses Moduls umfasst bei 15 Semesterwochen 75 Veranstaltungsstunden (= 56.25 Zeitstunden). Der Gesamtumfang des Moduls beträgt bei 5 Creditpoints 150 Stunden (30 Std/ECTS). Daher stehen für die Vor- und Nachbereitung der Veranstaltung zusammen mit der Prüfungsvorbereitung 93.75 Stunden zur Verfügung.
Empfohlene Voraussetzungen (Module):
Keine.
Als Vorkenntnis empfohlen für Module:
Modulverantwortung:
Prof. Dr.-Ing. Jürgen Schäfer
Dozent:
Prof. Dr. Albrecht Kunz
Prof. Dr.-Ing. Jürgen Schäfer


[letzte Änderung 25.01.2018]
Lernziele:
Die Studierenden verstehen digitale Schaltungen (Schaltnetze, Schaltwerke) und sind in der Lage, sie zu analysieren und zu entwerfen. Durch das Praktikum haben die Studierenden die notwendigen Erfahrungen gesammelt, um wichtige Anwendungen, insbesondere aus dem Gebiet der Rechnertechnik, zu erarbeiten und aufzubauen.
 
Die  Studierenden haben den Aufbau, die Organisation und die Arbeitsweise eines Digitalcomputers erlernt. Sie sind in der Lage, die Architekturelemente eines Rechners auf Registerebene zu einer Beispielarchitektur zusammenzufügen. Durch das Verständnis von Befehlsbearbeitung, Adressierungstechniken und Konzepten wie Pipeline und Cache haben die Teilnehmer das nötige Wissen erworben, um moderne Rechnerarchitekturen zu verstehen.


[letzte Änderung 25.01.2018]
Inhalt:
Teil I:
 1. Einführung
 2. Schaltnetze
  2.1 Grundlagen
  2.2 Normalformen
  2.3 Minimierung von Schaltfunktionen
  2.4 Beispiele
 3. Schaltwerke
  3.1 Flip-Flops
  3.2 Register, Schieberegister
  3.3 Zähler
  3.4 Beispiele
 
Teil II:
 1. Zahlendarstellung im Computer
 2. Von-Neumann-Architektur
 3. Speicherbausteine
 4. Ablaufsteuerung
 5. Mikroprogrammierung
 6. Instruktionssatz-Architektur
 7. Interruptbearbeitung
 8. RISC-Prozessoren
 9. Pipelining
10. Cache


[letzte Änderung 24.11.2016]
Literatur:
Teil I:
Borgmeyer: Grundlagen der Digitaltechnik, Hanser-Verlag, 2001
Borucki: Grundlagen der Digitaltechnik, Teubner-Verlag, 2000
Beuth: Digitaltechnik, Vogel Verlag, 2003
Urbanski: Digitaltechnik, Springer Verlag, 2004
 
Teil II:
W. Schiffmann, R. Schmitz: Technische Informatik 2, Springer-Verlag, Berlin, 1999
K. Wüst, Mikroprozessortechnik, Vieweg-Verlag, , Braunschweig, 2003
H. Malz, Rechnerarchitektur, Vieweg-Verlag, Braunschweig, 2004
J. L. Hennessy, D. A. Patterson: Rechnerarchitektur Analyse, Entwurf, Implementierung und Bewertung, Vieweg-Verlag, Braunschweig, 2004
P. Herrmann : Rechnerarchitektur – Aufbau Organisation und Implementierung, Vieweg-Verlag, Braunschweig, 2000
 


[letzte Änderung 24.11.2016]
Modul angeboten in Semester:
WS 2019/20, WS 2018/19
[Tue May 26 20:34:45 CEST 2020, CKEY=krb, BKEY=ki2, CID=KIB-RA, LANGUAGE=de, DATE=26.05.2020]